참가대상 |
신청자격 : 국내 중소기업·연구소·대학의 개인 또는 단체
- 단체의 경우 3인 이내 공동 신청가능
신청대상 반도체설계 : 2002년 1월∼8월중에 반도체설계가 완성되었거나 완성될 수
있는 것으로서, 공고일 현재 상업적 이용, 전시, 출품된 사실이 없는 것(반도체칩 제작을
위해 제출된 설계D/B는 전시·출품으로 보지 않음) |
행사내용 |
특허청 공고 제2002-6호
제3회 반도체배치설계 공모전 개최
특허청은 우수한 반도체배치설계 기술의 공개적인 발굴·포상·권리등록을 통하여 반도체 설계기술에 대한 연구개발 촉진 및 설계인력의 저변확대를 위하여「제3회 반도체배치설계 공모전」을 개최하오니 많은 응모바랍니다.
2002년 3월 19일
특 허 청 장
1. 신 청
신청자격 : 국내 중소기업·연구소·대학의 개인 또는 단체
- 단체의 경우 3인 이내 공동 신청가능
신청대상 반도체설계 : 2002년 1월∼8월중에 반도체설계가 완성되었거나 완성될 수
있는 것으로서, 공고일 현재 상업적 이용, 전시, 출품된 사실이 없는 것(반도체칩 제작을
위해 제출된 설계D/B는 전시·출품으로 보지 않음)
제출서류 : 반도체배치설계 공모전 참가신청서(소정양식)
제출기한 : 2002. 5. 31일(금)
접 수 처 : KAIST 반도체설계자산연구센터(SIPAC)
- 주 소 : (305-701) 대전광역시 유성구 구성동 373-1
제출방법
- SIPAC 홈페이지(www.sipac.org) 등록
- E-mail : sipac@sipac.org
- 직접 또는 우편(신청마감일 소인분까지 유효)
2. 배치설계 사양 및 규칙 : 자유
3. 설계 결과물 제출
제출기간 : 2002. 8. 31일(토)
제출서류
1) 신청자가 창작자임을 증명하는 서류
2) 설계회로 및 제품 설명서
3) 설계D/B(GDS file)
4) 성능 및 기능 결과보고서(Layout simulation 결과, Test vector file과 Test 방법 등을 포함)
제출장소 및 방법 : 신청서류 제출과 동일
4. 심사방법
1차 서면심사 : 독창성, 상품성, 경제성, 파급효과를 심사
2차 성능심사 : 기술적인 동작·성능 확인
5. 시 상
일시 및 장소 : 2002. 11. 15. COEX 그랜드볼룸
시상내용
- 대상 : 1점 - 국무총리상 및 상금 300만원
- 금상 : 1점 - 산업자원부장관상 및 상금 200만원
- 은상 : 2점 - 특허청장상 및 상금 각 100만원
- 동상 : 5점 - 특허청장상 및 상금 각 50만원
당선작에 대한 지원
- 수요기업에게 홍보 및 세미나 등에서 발표기회를 부여
- 반도체설계자산연구센터(SIPAC)의 설계자산 유통D/B에 등록·카달로그 제작·배포 등 기술거래 및 상업화를 지원
- 특허청에 납부하는 반도체배치설계권 설정등록비 전액지원
6. 기 타
문의처
- 특허청 전기과 반도체배치설계진흥실 이충재(전화: 042-481-5971)
- KAIST 반도체설계자산연구센터(SIPAC) 배희화(전화: 042-869-8932)
본 공모전과 관련한 양식 및 안내사항은 특허청 또는 SIPAC 홈페이지 참조
- 특허청 : http://www.kipo.go.kr/html/sip.html
- SIPAC : http://www.sipac.org
|
